Digitale Designleistung für die Spezifikation, Entwicklung, Inbetriebnahme Multi-Kanal Inter-Chiplet

Description du marché

Für die Entwicklung eines inter-Chiplet-basierten Kommunikationssystems und eines Controllers für Twisted-Pair PHY Kommunikation für den Einsatz in Industrie- und Automotive Anwendungen soll ein Konzept für die digitale Datenverarbeitung und Protokollverarbeitung basierend auf den Eigenschaften des UCIe 1.x/2.x bzw. ASA (tbc.) Standards erstellt werden. Basierend auf den Ergebnissen soll die jeweilige Systemarchitektur basierend auf Vorarbeiten weiterentwickelt werden, sodass sowohl die Skalierbarkeit, die Leistungsparameter bzgl. Geschwindigkeit und niedriger Verlustleistung, als auch die robuste Funktion unter allen Industrie- und Automotive-Betriebsbedingungen erfüllt wird. Die Arbeiten umfassen folglich alle Aufgaben von Systemanalyse über Konzept- und Architekturentwicklung, Spezifikation, digitales ASIC-Design in SystemVerilog, funktionaler Verifikation (UVM basiert), Logiksynthese mit Power-Analyse, FPGA-Prototyping bis zum Bring-Up eines Chips im IIS Hardware-Labor und Messungen im Labor samt Dokumentation aller Entwicklungsschritte. weitere Informationen: siehe Leistungsbeschreibung

Pouvoir adjudicateur